PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-054043

(43) Date of publication of application: 21.02.1992

(51)Int.Cl.

H04L 25/03

H04L 25/02

(21)Application number: 02-162956

(71)Applicant: FUJITSU LTD

(22)Date of filing:

22.06.1990

(72)Inventor: YAMANE KAZUO

KITASAGAMI HIROO ONISHI MASARU SUZUKI KAZUHIRO SHIMA MICHIKAZU YAKO HIROSHI

TSUDA TAKASHI


NAGAKUBO YASUKATSU

(54) RECEPTION DATA IDENTIFICATION CIRCUIT

(57)Abstract:

PURPOSE: To realize a reception data identification circuit obtaining an optimum identification level and an identification phase by analyzing an eye pattern of a received equalizing waveform.

CONSTITUTION: An optimum identification reference level decision means 8 compares error rates when a 2nd identification reference level is set above and under a lst identification reference level respectively to obtain an optimum identification reference level. An optimum identification phase decision means 9 compares error rates when a phase of a 2nd identification timing signal is set before and after a 1st identification timing signal respectively to obtain an optimum phase of an identification timing signal. Moreover, this circuit is provided with an identification reference level optimum control means 10 controlling the 1st identification reference level to be equal to the optimum identification reference level and an identification phase optimum control means 11 controlling the phase of the 1st



identification timing signal 1 to be equal to the phase of the optimum identification timing signal.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

	**				į.	
						1'
	÷*					
200		· \$				
				1900		
	į.					

⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A)

平4-54043

⑤Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)2月21日

H 04 L 25/03

302 B

8226-5K 8226-5K

審査請求 未請求 請求項の数 28 (全28頁)

ᡚ発明の名称 受信・

受信データ識別回路

②特 願 平2-162956

@出 願 平2(1990)6月22日

@発明者 山根 — 雄

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑩発明者 北相模 博夫

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 大西賢

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑩発 明 者 鈴 木 和 裕

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

①出願人富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 青木 朗 外4名

最終頁に続く

明知曹

1. 発明の名称

受信データ識別回路

2. 特許請求の範囲

1. 第1の 職別基準レベルと第1の 職別タイミング信号とを与えられて、該第1の 職別タイミング信号のタイミングにおいて、前記第1の 職別基準レベルを用いて受信データのディジタルレベルを 職別する第1の 職別手段(1)と、

前記第1の識別基準レベルを可変制御する第1 の識別基準レベル可変制御手段(3)と、

前記第1の識別タイミング信号の位相を可変制 御する第1の識別位相可変制御手段(5)と、

第2の識別基準レベルと第2の識別タイミング「信号とを与えられて、該第2の識別タイミング信号のタイミングにおいて、前記第2の識別基準レベルを用いて受信データのディジタルレベルを識別する第2の識別手段(2)と、

前記第2の識別基準レベルを可変制御する第2 の識別基準レベル可変制御手段(4)と、 前記第2の識別タイミング信号の位相を可変制 御する第2の識別位相可変制御手段(6)と、

前記第1の識別手段(1)による識別結果と前記第2の識別手段(2)による識別結果との違いの発生率をエラーレートとして求めるエラーレート測定手段(7)と、

前記第2の識別基準レベルを、前記第1の識別 基準レベルの上および下に、それぞれ設定したと きのエラーレートを比較して、最適の識別基準レ ベルを求める最適識別基準レベル決定手段(8)

前記第2の識別タイミング信号の位相を、前記第1の識別タイミング信号の位相の前および後に、それぞれ設定したときのエラーレートを比較して、最適の識別タイミング信号の位相を求める最適識別位相決定手段(9)とを設けてなることを特徴とする受信データ識別回路。

2. さらに、前記第1の識別基準レベルを前記 最適の識別基準レベルに等しくなるように制御す る識別基準レベル最適制御手段(10)と、

	2	
		^
		1

特別平4-54043 (2)

前記第1の識別タイミング信号の位相を前記最適の識別タイミング信号の位相に等しくなるように制御する識別位相最適制御手段(11)とを設けてなる請求項1記載の受信データ識別回路。

- 3. 前記第1の識別基準レベルの制御および前 記第1の識別タイミング信号の位相の制御は、互 いに異なるタイミングで行われる請求項2記載の 受信データ識別回路。
- 4. さらに、外部からの指令を受けて前記識別 基準レベル最適制御手段(10)および識別位相 最適制御手段(11)を起動する第1の起動指令 受信手段を設けてなる請求項2記載の受信データ 識別回路。
- 6. さらに、前記第1の識別基準レベルおよび 前記第1の識別タイミング信号の位相の初期値を

記憶する識別基準初期値記憶手段(147)を設けてなる請求項2記載の受信データ識別回路。

7. さらに、受信信号レベルの積分値を求める 受信信号レベル積分手段(133)と、 初期設 定時に、平均値が第1の識別基準レベルの初期値 に等しい信号を受信したときの前記受信信号レベル積分手段(133)の出力に基づいて前記第1 の識別基準レベルを設定する識別基準レベル初期 値設定手段(130)と、

受信信号を前記第1の撤別タイミング信号の位相に同期してラッチするラッチ手段(124)と、

初期設定時に、レベルが交番する信号を受信したときの前記ラッチ手段(124)の出力と該受信信号との位相差の平均値を求める位相差積分手段(134)と、

初期設定時に、前記位相差積分手段(134)の出力電圧が、前記第2の識別タイミング信号の位相が1タイムスロットの中央にあるときの出力電圧に一致するように制御する初期位相制御手段(130)とを有してなる請求項2記載の受信デ

ータ識別回路。

8. さらに、前記エラーレートが所定のレベルを超えるか否かを判定して、超えるときは信号断と判定する信号断判定手段を設けてなる請求項1または2記載の受信データ厳別回路。

9. さらに、所定の時刻に求めた前記エラーレートを記憶する基準エラーレート記憶手段(149)と、

新たに求めた前記エラーレートを、前記基準エラーレート記憶手段(149)に記憶するエラーレートと比較して劣化の程度が所定のレベルを超えるか否かを判定する劣化判定手段(148)とを設けてなる請求項1または2記載の受信データ 識別回路。

10. さらに、外部からの指令を受けて前記劣 化判定手段(148)を起動する起動指令受信手 段(150)を設けてなる請求項8記載の受信デ ータ識別回路。

 ング信号のタイミングにおいて、前記第1の識別 基準レベルを用いて受信データのディジタルレベ ルを識別する第1の識別手段(1')と、

前記第1の識別基準レベルを可変制御する第1 の識別基準レベル可変制御手段(3)と、

前記第1の識別タイミング信号の位相を可変制 御する第1の識別位相可変制御手段(5)と、

第2の識別基準レベルと第2の識別タイミング信号とを与えられて、該第2の識別タイミング信号のタイミングにおいて、前記第2の識別基準レベルを用いて受信データのディジタルレベルを顕別する第2の識別手段(2′)と、

前記第2の識別基準レベルを可変制御する第2 の識別基準レベル可変制御手段(4′)と、

前記第2の識別タイミング信号の位相を可変制 御する第2の識別位相可変制御手段(6′)と、

前記第1の識別手段(1)による識別結果と前記第2の識別手段(2′)による識別結果との違いの発生率をエラーレートとして求めるエラーレート測定手段(7′)と、

特開平4-54043(3)

前記第2の識別基準レベルおよび前記第2の識別タイミング信号の位相を、前記第1の識別基準レベルの上および下、そして、前記第1の識別タイミング信号の位相の前および後に、該第1の識別タイミング信号の位相に対して所定の相対的位置に分布する複数の設定点においてそれぞれ設定したときのエラーレートを求めるエラーレート分布検出手段(30)と、

前記エラーレート分布検出手段(30)の出力に基づいて、前記第1の識別基準レベルおよび第1の識別タイミング信号の位相の最適の組合せを求める最適識別点決定手段(31)とを設けてなることを特徴とする受信データ識別回路。

12. さらに、前記第1の識別基準レベルおよび前記第1の識別タイミング信号の位相を前記最適の組合せのレベルおよび位相にそれぞれ等しくなるように制御する識別点最適制御手段(32)を設けてなる請求項11記載の受信データ識別回路。

信号レベル積分手段(133)の出力に基づいて 前記第1の識別基準レベルを設定する識別基準レ ベル初期値設定手段(130)と、

受信信号を前記第1の識別タイミング信号の位相に同期してラッチするラッチ手段(124)と、

初期設定時に、レベルが交番する信号を受信したときの前記ラッチ手段(124)の出力と該受信信号との位相差の平均値を求める位相差積分手段(134)と、

初期設定時に、前記位相差積分手段(134)の出力電圧が、前記第2の識別タイミング信号の位相が1タイムスロットの中央にあるときの出力電圧に一致するように制御する初期位相制御手段(130)とを有してなる請求項12記載の受信データ識別回路。

18. さらに、前記第1の識別基準レベルおよび前記第1の識別基準タイミング信号の位相から所定の範囲内にある設定点において検出された前記エラーレートが所定のレベルを超えるか否かを判定して、超えるときは信号斯と判定する信号斯

13. さらに、外部からの指令を受けて前記識別点最適制御手段(32)を起動する第1の起動指令受信手段(12')を設けてなる請求項12記載の受信データ識別回路。

14. さらに、外部からの指令を受けて前記エラーレート分布検出手段 (30) を起動する第2 の起動指令受信手段を設けてなる請求項12記載の受信データ厳別回路。

15. さらに、外部からの指令を受けて前記エラーレート分布検出手段(30)の出力を外部に出力するエラーレート分布出力手段を設けてなる請求項14記載の受信データ識別回路。

16. さらに、前記第1の識別基準レベルおよび前記第1の識別タイミング信号の位相の初期値を記憶する識別基準初期値記憶手及(147)を設けてなる請求項12記載の受信データ識別回路。

17. さらに、受信信号レベルの積分値を求める受信信号レベル積分手段(133)と、

初期設定時に、平均値が第1の識別基準レベル の初期値に等しい信号を受信したときの前記受信

判定手段を設けてなる請求項11または12記載の受信データ識別回路。

19. さらに、所定の時刻に求めた前記エラーレートの分布を記憶する基準エラーレート記憶手段(149)と、

新たに求めた前記エラーレートの分布を、前記 基準エラーレート記憶手段 (149) に記憶する エラーレートの分布と比較して劣化の程度が所定 のレベルを超えるか否かを判定する劣化判定手段 (148) とを設けてなる請求項11または12 記載の受信データ識別回路。

20. さらに、外部からの指令を受けて前記劣化判定手段(148)を起動する起動指令受信手段(150)を設けてなる請求項19記載の受信データ識別回路。

21. 第1の識別基準レベルと第1の識別タイミング信号とを与えられて、該第1の識別タイミング信号のタイミングにおいて、前記第1の識別基準レベルを用いて受信データのディジタルレベルを識別する第1の識別手段(1)と、

,

特開平4-54043(4)

前記第1の識別基準レベルを可変制御する第1 の識別基準レベル可変制御手段(3)と、

前記第1の識別タイミング信号の位相を可変制 ・御する第1の識別位相可変制御手段(5)と、

前記第1の識別基準レベルおよび第1の識別タイミング信号の位相に対して各々所定の相対的位置に分布する複数の設定点に第2の識別基準レベルおよび第2の識別タイミング信号の位相を設定されて、それぞれの設定点において受信データのディジタルレベルを識別する複数の第2の識別手段(2°)と、

前記第2の識別基準レベルを前記第1の識別基準レベルに応じて可変制御する第2の識別基準レベル可変制御手段(4″)と、

前記第2の識別タイミング信号の位相を前記第 1の識別タイミング信号の位相に応じて可変制御する第2の識別位相可変制御手段(6°)と、

前記第1の識別手段(1)による識別結果と前 記複数の第2の識別手段(2°)による識別結果 との違いの発生率を、それぞれエラーレートとし て求めるエラーレート分布検出手段(7°)と、前記エラーレート分布検出手段(30°)の出力に基づいて、前記第1の識別基準レベルおよび第1の識別タイミング信号の位相の最適の組合せを求める最適識別点決定手段(31°)とを設けてなることを特徴とする受信データ識別回路。

22. さらに、前記第1の識別基準レベルおよび前記第1の識別タイミング信号の位相を前記最適の組合せのレベルおよび位相にそれぞれ等しくなるように制御する識別点最適制御手段(32°)を設けてなる請求項21記載の受信データ識別回

23. さらに、外部からの指令を受けて前記識別点最適制御手段(32°)を起動する起動指令受信手段(150)を設けてなる請求項22記載の受信データ識別回路。

24. さらに、前記第1の識別基準レベルおよび前記第1の識別タイミング信号の位相の初期値 を記憶する識別基準初期値記憶手段(147)を 設けてなる請求項22記載の受信データ識別回路。

25. さらに、受信信号レベルの複分値を求める受信信号レベル積分手段(133)と、

初期設定時に、平均値が第1の識別基準レベルの初期値に等しい信号を受信したときの前記受信信号レベル積分手段(133)の出力に基づいて前記第1の識別基準レベルを設定する識別基準レベル初期値設定手段(130)と、

受信信号を前記第2の識別タイミング信号の位相に同期してラッチするラッチ手段(124)と、

初期設定時に、レベルが交番する信号を受信したときの前記ラッチ手段(124)の出力と該受信信号との位相差の平均値を求める位相差積分手段(134)と、

初期設定時に、前記位相差積分手段(134)の出力電圧が、前記第2の識別タイミング信号の位相が1タイムスロットの中央にあるときの出力電圧に一致するように制御する初期位相制御手段とを有してなる請求項22記載の受信データ識別回路。

26. さらに、前記第1の識別基準レベルおよ

び前記第1の識別基準タイミング信号の位相から 所定の範囲内にある設定点において検出された前 記ェラーレートが所定のレベルを超えるか否かを 判定して、超えるときは信号斯と判定する信号斯 判定手段を設けてなる請求項21または22記載 の受信データ識別回路。

27. さらに、所定の時刻に求めた前記エラーレートの分布を記憶する基準エラーレート記憶手段(149)と、

新たに求めた前記エラーレートの分布を、前記 基準エラーレート記憶手段(149)に記憶する エラーレートの分布と比較して劣化の程度が所定 のレベルを超えるか否かを判定する劣化判定手段 (148)とを設けてなる請求項21または22 記載の受信データ識別回路。

28. さらに、外部からの指令を受けて前記劣 化判定手段(148)を起動する起動指令受信手 段(148)を設けてなる請求項27記載の受信 データ識別回路。

特開平4-54043(5)

3. 発明の詳細な説明

〔概 要〕

ディジタル伝送装置内の受信装置におけるデー タ識別回路に関し、

識別レベルの最適レベルだけでなく識別位相の 最適位相をも同時に検出する受信データ識別回路 を提供することを目的とし、

〔産業上の利用分野〕

本発明は、ディジタル伝送装置内の受信装置に おけるデータ識別回路に関する。

伝送システムにおいては、伝送路における信号

〔従来の技術および発明が解決しようとする課題〕 従来の識別回路においては、識別レベルと識別 位相とは、それぞれ、初期設定において最適化され、固定されていた。初期設定の後の受信回路の 使用中においては、温度変化を考慮した温度補償 を行うものがある。また、エラーレート監視回路 を設けて識別レベルの最適レベルを求めて自動的 に最適レベルの調整を行う自動識別レベル調整回 路を適用したものがある。

従来の自動識別レベル調整回路においては、常にエラー状況を監視しながら識別レベルの最適値を求めているので、伝送路条件が変化したときのノイズ変化、帯域制限の変化等には自動的に対応でき、さらに、受信回路各部の温度変化、電源の状態変化等にも自動的に対応できるので、非常に

大きな効果がある。しかしながら、光ファイバ伝送等においては、ファイバ分散の影響により、伝送距離によって最適識別位相が異なり、従来のように識別レベルのみを自動制御しても受信データ識別のための最適条件が満たされないという問題があった。そのため、従来は、このことが光ファイバ伝送による許容伝送距離に制限を与えていた。

本発明は、上記の問題点に鑑み、なされたもので、識別レベルの最適レベルだけでなく識別位相の最適位相をも同時に検出する受信データ識別回路を提供することを目的とし、 さらに、識別回路の識別レベルおよび識別位相を、検出された最適の識別レベルおよび識別位相に等しくなるように自動的に調整する受信データ識別回路を提供することを目的とし、

さらに、受信等化波形のアイパターンを分析することにより最適の識別レベルおよび識別位相を 求める受信データ識別回路を提供することを目的 とし、

さらに、受信等化波形のアイパターンの偏りに

特開平4-54043(6)

応じた最適の識別レベルおよび識別位相を求める 受信データ識別回路を提供することを目的とし、

さらに、受信等化波形のアイパターンを分析することにより最適の識別レベルおよび識別位相を 求める受信データ識別回路を提供することを目的 とし、

さらに、比較的小規模の回路構成によって、様々なモードによるアイパターンの分析処理を可能にする受信データ識別回路を提供することを目的とし、

さらに、受信等化波形の劣化を検出することが 可能な受信データ識別回路を提供することを目的 とし、

さらに、外部からの操作、特に、遺隔地からの 操作により、最適識別レベルおよび最適識別位相 の制御、アイパターンの監視等を行うことが可能 な受信データ識別回路を提供することを目的とし、 さらに、最適識別レベルおよび最適識別位相の 初期設定を外部からの制御によって行わせること が可能な受信データ識別回路を提供することを目 的とするものである。

[課題を解決するための手段]

第1図は、本発明の第1の形態の基本構成を示す図である。

第1図において、1は第1の離別手段、2は第2の職別手段、3は第1の識別基準レベル可変制御手段、4は第2の識別基準レベル可変制御手段、5は第1の職別位相可変制御手段、6は第2の職別位相可変制御手段、7はエラーレート測定手段、8は最適識別基準レベル決定手段、9は最適識別位相決定手段、10は職別基準レベル最適制御手段、そして、11は職別位相最適制御手段である。

第1の識別基準レベル可変制御手段3は、前記 第1の識別基準レベルを可変制御する。 第1の 識別位相可変制御手段5は、前記第1の識別タイ ミング信号の位相を可変制御する。

第2の識別手段2は、第2の識別基準レベルと 第2の識別タイミング信号とを与えられて、該第 2の識別タイミング信号のタイミングにおいて、 前記第2の識別基準レベルを用いて受信データの ディジタルレベルを識別する。

エラーレート測定手段7は、前記第1の識別手段1による識別結果と前記第2の識別手段2による識別結果との違いの発生率をエラーレートとして求める。

最適識別基準レベル決定手段 8 は、前記第 2 の 識別基準レベルを、前記第 1 の識別基準レベルの 上および下に、それぞれ設定したときのエラーレ ートを比較して、最適の職別基準レベルを求める。 最適識別位相決定手段 9 は、前記第 2 の識別タイミング信号の位相を、前記第 1 の識別タイミング信号の位相の前および後に、それぞれ設定したときのエラーレートを比較して、最適の識別タイミング信号の位相を求めるものである。

さらに、前記第1の識別基準レベルを前記最適 の識別基準レベルに等しくなるように制御する識 別基準レベル最適制御手段10と、

前記第1の識別タイミング信号の位相を前記最 適の識別タイミング信号の位相に等しくなるよう に制御する識別位相最適制御手段11とを設ける ことができる。

本発明の第1の形態の基本構成に加えて、さらに、第1の識別基準レベルの制御および前記第1の識別タイミング信号の位相の制御は、互いに異なるタイミングで行われるようにすることができる。

さらに本発明の第1の形態の基本構成に加えて、 外部からの指令を受けて前記識別基準レベル最適

特別平4-54043(プ)

制御手段11および磁別位相最適制御手段11を 起動する起動指令受信手段150を設けることが できる。

あるいは、本発明の第1の形態の基本構成に加えて、外部からの指令を受けて前記最適識別基準レベル決定手段8および最適識別位相決定手段9を起動する第2の起動指令受信手段150を設けることができる。

また、本発明の第1の形態の基本構成に加えて、 前記第1の識別基準レベルおよび前記第1の識別 タイミング信号の位相の初期値を記憶する識別基 準初期値記憶手段147を設けることができる。

あるいは、本発明の第1の形態の基本構成に加えて、受信信号レベルの複分値を求める受信信号レベル積分手段133と、初期設定時に、平均値が第1の識別基準レベルの初期値に等しい信号を受信したときの前記受信信号レベル複分手段133の出力に基づいて前記第1の識別基準レベルを設定する識別基準レベル初期値設定手段146と、

受信信号を前記第1の識別タイミング信号の位

相に同期してラッチするラッチ手段124と、

初期設定時に、レベルが交番する信号を受信したときの前記ラッチ手段124の出力と該受信信号との位相差の平均値を求める位相差積分手段134と、

初期股定時に、前記位相差積分手段134の出力電圧が、前記第2の識別タイミング信号の位相が1タイムスロットの中央にあるときの出力電圧に一致するように制御する初期位相制御手段130とを設けることができる。

さらに、本発明の第1の形態の基本構成に加えて、前記エラーレートが所定のレベルを超えるか 否かを判定して、超えるときは信号断と判定する 信号断判定手段を設けることができる。

また、本発明の第1の形態の基本構成に加えて、 所定の時刻に求めた前記エラーレートを記憶する・ 基準エラーレート記憶手段149と、

新たに求めた前記エラーレートを、前記基準エラーレート記憶手段149に記憶するエラーレートと比較して劣化の程度が所定のレベルを超える

か否かを判定する劣化判定手段 1 4 8 とを設けることができる。

さらに、上記の構成に加えて、外部からの指令を受けて前記劣化判定手段 1 4 8 を起動する起動指令受信手段 1 4 8 を設けることができる。

第2図は、本発明の第2の形態の基本構成を示す図である。

第2図において、1は第1の識別手段、2′は 第2の識別手段、3は第1の識別基準レベル可変 制御手段、4′は第2の識別基準レベル可変制御 手段、5は第1の識別位相可変制御手段、6′は 第2の識別位相可変制御手段、7′はエラーレー ト測定手段、30はエラーレート分布検出手段、 31は最適識別点決定手段、そして、32は識別 点最適制御手段である。

第1の識別手段1は、第1の識別基準レベルと 第1の識別タイミング信号とを与えられて、該第 1の識別タイミング信号のタイミングにおいて、 前記第1の識別基準レベルを用いて受信データの ディジタルレベルを識別する。 第1の識別基準レベル可変制御手段3は、前記 第1の識別基準レベルを可変制御する。 第1の 識別位相可変制御手段5は、前記第1の識別タイ ミング信号の位相を可変制御する。

第2の識別手段2′は、第2の識別基準レベルと第2の識別タイミング信号とを与えられて、該第2の識別タイミング信号のタイミングにおいて、前記第2の識別基準レベルを用いて受信データのディジタルレベルを識別する。

第2の識別基準レベル可変制御手段4′は、前 記第2の識別基準レベルを可変制御する。

第2の識別位相可変制御手段6′は、前記第2の識別タイミング信号の位相を可変制御する。

エラーレート 湖定手段 7 / は、前配第1の識別手段1による識別結果と前配第2の識別手段 2 / による識別結果との違いの発生率をエラーレートとして求める。

エラーレート分布検出手段30は、前記第2の 識別基準レベルおよび前記第2の識別タイミング 信号の位相を、前記第1の識別基準レベルの上お

特問平4-54043(8)

よび下、そして、前記第1の識別タイミング信号の位相の前および後に、該第1の識別基準レベルおよび第1の識別タイミング信号の位相に対して所定の相対的位置に分布する複数の設定点においてそれぞれ設定したときのエラーレートを求める。

最適識別点決定手段31は、前記エラーレート 分布検出手段30の出力に基づいて、前記第1の 識別基準レベルおよび第1の識別タイミング信号 の位相の最適の組合せを求める。

そして、前配第1の識別基準レベルおよび前記 第1の識別タイミング信号の位相を前記最適の組 合せのレベルおよび位相にそれぞれ等しくなるよ うに制御する識別点最適制御手段32を設けるこ とができる。

さらに、本発明の第2の形態の基本構成に加えて、外部からの指令を受けて前記機別点最適制御手段32を起動する起動指令受信手段150を設けることができる。

あるいは、本発明の第2の形態の基本構成に加 えて、外部からの指令を受けて前記エラーレート 分布検出手段30を起動する第2の起動指令受信 手段150を設けることができる。

あるいは、本発明の第2の形態の基本構成に加えて、外部からの指令を受けて前記エラーレート 分布検出手段30の出力を外部に出力するエラー レート分布出力手段150を設けることができる。

また、本発明の第2の形態の基本構成に加えて、 前記第1の識別基準レベルおよび前記第1の識別 タイミング信号の位相の初期値を記憶する識別基 準初期値記憶手段147を設けることができる。

あるいは、本発明の第2の形態の基本機成に加えて、受信信号レベルの積分値を求める受信信号 レベル積分手段133と、

初期設定時に、平均値が第1の識別基準レベルの初期値に等しい信号を受信したときの前記受信信号レベル積分手段133の出力に基づいて前記第1の識別基準レベルを設定する識別基準レベル初期値設定手段130と、

受信信号を前記第1の識別タイミング信号の位 相に同期してラッチするラッチ手段124と、

初期設定時に、レベルが交番する信号を受信したときの前記ラッチ手段124の出力と該受信信号との位相差の平均値を求める位相差積分手段134と、

初期設定時に、前記位相差積分手段134の出力電圧が、前記第2の識別タイミング信号の位相が1タイムスロットの中央にあるときの出力電圧に一致するように制御する初期位相制御手段とを設けることができる。

さらに、本発明の第2の形態の基本構成に加えて、前記第1の識別基準レベルおよび前記第1の 識別基準タイミング信号の位相から所定の範囲内 にある設定点において検出された前記エラーレー トが所定のレベルを超えるか否かを判定して、超 えるときは信号断と判定する信号断判定手段を設 けることができる。

また、本発明の第2の形態の基本構成に加えて、 所定の時刻に求めた前記エラーレートの分布を記 憶する基準エラーレート記憶手段149と、

新たに求めた前記エラーレートの分布を、前記

基準エラーレート記憶手段149に記憶するエラーレートの分布と比較して劣化の程度が所定のレベルを超えるか否かを判定する劣化判定手段14 8とを設けることができる。

さらに、本発明の第2の形態の基本構成に加えて、外部からの指令を受けて前記劣化判定手段148を起動する起動指令受信手段148を設けることができる。

第3図は、本発明の第3の形態の基本構成を示す図である。

である。

第1の識別手段1は、第1の識別基準レベルと

4	•		15		•
				2.	
					z,
		1.2			
•	*				
		150 14.			
		•			
•					
			•		

特別平4-54043 (9)

第1の識別タイミング信号とを与えられて、該第1の識別タイミング信号のタイミングにおいて、 前記第1の識別基準レベルを用いて受信データの ディジタルレベルを識別する。

第1の識別基準レベル可変制御手段3は、前記 第1の識別基準レベルを可変制御する。 第1の 識別位相可変制御手段5は、前記第1の識別タイ ミング信号の位相を可変制御する。

複数の第2の識別手段2°は、前記第1の識別 基準レベルおよび第1の識別タイミング信号の位 相に対して各々所定の相対的位置に分布する複数 の設定点に第2の識別基準レベルおよび第2の識 別タイミング信号の位相を設定されて、それぞれ の設定点において受信データのディジタルレベル を識別する。

第2の識別基準レベル可変制御手段4°は、前 記第2の識別基準レベルを前記第1の識別基準レ ベルに応じて可変制御する。

第2の厳別位相可変制御手段6°は、前記第2 の臨別タイミング信号の位相を前記第1の識別タ ィミング信号の位相に応じて可変制御する。

最適繳別点決定手段31%は、前記エラーレート分布検出手段30%の出力に基づいて、前記第1の識別基準レベルおよび第1の職別タイミング信号の位相の最適の組合せを求めるものである。

さらに、前記第1の識別基準レベルおよび前記 第1の識別タイミング信号の位相を前記最適の組 合せのレベルおよび位相にそれぞれ等しくなるよ うに制御する識別点最適制御手段32°を設ける ことができる。

また、本発明の第3の形態の基本機成に加えて、 外部からの指令を受けて前記識別点最適制御手段. 32″を起動する起動指令受信手段150を設け ることができる。

さらに、本発明の第3の形態の基本構成に加えて、前記第1の識別基準レベルおよび前記第1の

職別タイミング信号の位相の初期値を記憶する職別基準初期値記憶手段147を設けることができ

あるいは、本発明の第3の形態の基本構成に加えて、受信信号レベルの積分値を求める受信信号 レベル積分手段133と、

初期設定時に、平均値が第1の識別基準レベルの初期値に等しい信号を受信したときの前記受信信号レベル積分手段133の出力に基づいて前記第1の識別基準レベルを設定する識別基準レベル初期値設定手段130と、

受信信号を前配第1の識別タイミング信号の位相に同期してラッチするラッチ手段124と、

初期設定時に、レベルが交番する信号を受信したときの前記ラッチ手段124の出力と該受信信号との位相差の平均値を求める位相差積分手段134と、

初期設定時に、前記位相差積分手段134の出力電圧が、前記第2の識別タイミング信号の位相が1タイムスロットの中央にあるときの出力電圧

に一致するように制御する初期位相制御手段13 0とを設けることができる。

さらに、本発明の第3の形態の基本構成に加えて、前記第1の識別基準レベルおよび前記第1の 識別基準タイミング信号の位相から所定の範囲内 にある設定点において検出された前記エラーレートが所定のレベルを超えるか否かを判定して、超 えるときは信号断と判定する信号断判定手段を設 けてなる請求項18または19記載の受信データ 識別回路。

また、本発明の第3の形態の基本構成に加えて、 所定の時刻に求めた前記エラーレートの分布を記 憶する基準エラーレート記憶手段149と、

新たに求めた前記エラーレートの分布を、前記 基準エラーレート記憶手段149に記憶するエラ ーレートの分布と比較して劣化の程度が所定のレ ベルを超えるか否かを判定する劣化判定手段14 8とを設けることができる。

さらに、本発明の第3の形態の基本構成に加え て、外部からの指令を受けて前記劣化判定手段1

特開平4-54043 (10)

48を起動する起動指令受信手段22″を設けることができる。

〔作 用〕

本発明の第1の形態においては、

第1図に示されるように、第1の 職別手段1に よって、第1の 職別タイミング信号のタイミング において、第1の 職別基準レベルを用いて受信デ ータのディジタルレベルが識別され、第2の 職別 手段2によって、第2の 職別タイミング信号のタ イミングにおいて、第2の 職別基準レベルを用い て受信データのディジタルレベルが識別される。

上記の第1の識別基準レベルは第1の識別基準レベル可変制御手段3によって可変制御され、上記の第2の識別基準レベルは第2の識別基準レベルは第2の識別基準レベル可変制御され、上記の第1の識別タイミング信号の位相は第1の識別位相可変制御手段5によって可変制御され、上記の第2の識別タイミング信号の位相は第2の識別位相可変制御手段6によって可変制御される。

記第1の敵別タイミング信号の位相の制御は、互いに異なるタイミングで行われるようにすることができる。

さらに、本発明の第1の形態の基本構成に加えて第1の起動指令受信手段12を設けることによって、外部からの指令を受けて前記識別基準レベル最適制御手段10 および識別位相最適制御手段11が起動される。

あるいは、本発明の第1の形態の基本構成に加えて第2の起動指令受信手段33を設けることによって、外部からの指令を受けて前記最適識別基準レベル決定手段8および最適識別位相決定手段9が起動される。

また、本発明の第1の形態の基本構成に加えて 識別基準初期質記憶手及147を設けることによって、前記第1の識別基準レベルおよび前記第1 の識別タイミング信号の位相の初期質が記憶される。

あるいは、本発明の第1の形態の基本構成に加 えて、受信信号レベル積分手段133を設けたこ エラーレート別定手及7において、前記第1の 識別手段1による識別結果と前記第2の識別手段 2による識別結果との違いの発生率がエラーレートとして求められ、最適識別基準レベルを、前記第2の識別基準レベルを、記第1の識別基準レベルをもれる。 第1の識別基準レベルが比較されて、最適の識別をはいて、最適のはおよびときのエラーレートが比較されて、最適の強別を定手段の位相を、前記第1の識別タイミング信号の位相をよび後に、それぞれ設定したときのエラーレートが比較されて、最適の識別タイミング信号の位相が求められる。

さらに識別基準レベル最適制御手段10によって、前記第1の識別基準レベルは前記最適の識別基準レベルに等しくなるように制御され、識別位相最適制御手段11によって、前記第1の識別タイミング信号の位相は前記最適の識別タイミング信号の位相に等しくなるように制御される。

ここで、第1の識別基準レベルの制御および前

とにより受信信号レペルの積分値が求められ、識 別基準レベル初期値設定手段130により、初期 設定時に、平均値が第1の識別基準レベルの初期 値に等しい信号を受信したときの前記受信信号レ ベル積分手段133の出力に基づいて前記第1の 識別基準レペルが設定され、ラッチ手段 1 2 4 に より該受信信号は前記第1の識別タイミング信号 の位相に同期してラッチされ、位相差積分手段1 34によって、初期設定時に、レベルが交番する 信号を受信したときの前記ラッチ手段124の出 力と該受信信号との位相差の平均値が求められる。 そして、初期位相制御手段によって、初期設定時 に、前記位相差積分手段の出力電圧が、前記第2 の識別タイミング信号の位相が1タイムスロット の中央にあるときの出力電圧に一致するように制 御することにより、第1の識別タイミング信号の 位相を1タイムスロットの中央に設定する値が求 められる。

さらに、本発明の第1の形態の基本構成に加え て信号断判定手段を設けることにより、前記エラ

特問平4-54043 (11)

ーレートが所定のレベルを超えるか否かを判定し て、超えるときは信号断と判定される。

また、本発明の第1の形態の基本構成に加えて 基準エラーレート記憶手段149を設けることに より、所定の時刻に求めた前記エラーレートが記 憶され、劣化判定手段148を設けることにより、 新たに求めた前記エラーレートが、前記基準エラ ーレート記憶手段149に記憶するエラーレート と比較されて劣化の程度が所定のレベルを超える か否かが判定される。

さらに、上記の構成に加えて起動指令受信手段 150を設けることにより、外部からの指令を受けて前記劣化判定手段150が起動される。

本発明の第2の形態においては、第1の識別手段1によって、第1の識別タイミング信号のタイミングにおいて、前記第1の識別基準レベルを用いて受信データのディジタルレベルが識別され、第2の識別手段2′によって、第2の識別タイミング信号のタイミングにおいて、前記第2の識別基準レベルを用いて受信データのディジタルレベ

ルが識別される。

前記第1の職別基準レベルは第1の職別基準レベル可変制御手段3によって可変制御され、前記第2の職別基準レベルは第2の職別基準レベル可変制御手段4′によって可変制御され、前記第1の職別タイミング信号の位相は第1の職別位相可変制御手段5によって可変制御され、前記第2の職別タイミング信号の位相は第2の職別位相可変制御手段6′によって可変制御される。

エラーレート側定手段 ? においては、前記第 1 の職別手段 1 による職別結果と前記第 2 の職別手段 2 による職別結果との違いの発生率がエラーレートとして求められ、エラーレート分布検出手段 3 0 においては、前記第 2 の職別基準レベルが信号の位相を、前記第 1 の職別基準レベルの上および下、そして、前記第 1 の職別タイミング信号の位相の前および所記第 1 の職別タイミング信号の位相の前および第 1 の職別タイミング信号の位相に対して所定の相対的位置に分布する複数の設定点においてそれぞれ設定し

たときのエラーレートが求められ、最適識別点決定点手段31においては、前記エラーレート分布検出手段30の出力に基づいて、前記第1の識別基準レベルおよび第1の識別タイミング信号の位相の最適の組合せか求められる。

そして、厳別点最適制御手段32によって、前 記第1の厳別基準レベルおよび前記第1の厳別タイミング信号の位相が前記最適の組合せのレベル および位相にそれぞれ等しくなるように制御される。

さらに、本発明の第2の形態の基本構成に加えて起動指令受信手段150を設けることにより、外部からの指令を受けて前記磁別点最適制御手段32が起動される。

あるいは、本発明の第2の形態の基本構成に加えて第2の起動指令受信手段150を設けることにより、外部からの指令を受けて前記エラーレート分布検出手段30が起動される。

あるいは、本発明の第2の形態の基本構成に加 えてエラーレート分布出力手段150を設けるこ とにより、外部からの指令を受けて前記エラーレート分布検出手段30の出力を外部に出力することができる。

また、本発明の第2の形態の基本構成に加えて 識別基準初期値記憶手段147を設けることによ り、前記第1の識別基準レベルおよび前記第1の 識別タイミング信号の位相の初期値が記憶される。

 特開平4-54043 (12)

初期位相制御手段によって、初期設定時に、前記位相差積分手段の出力電圧が、前記第2の識別タイミング信号の位相が1タイムスロットの中央にあるときの出力電圧に一致するように制御することにより、第1の識別タイミング信号の位相を1タイムスロットの中央に設定する値が求められる。

さらに、本発明の第2の形態の基本構成に加えて信号断判定手段を設けることにより、前記第1の職別基準レベルおよび前記第1の職別基準タイミング信号の位相から所定の範囲内にある設定点において検出された前記エラーレートが所定のレベルを超えるか否かが判定され、超えるときは信号断と判定される。

また、本発明の第2の形態の基本構成に加えて 基準エラーレート記憶手段149を設けることに より、所定の時刻に求めた前記エラーレートの分 布が記憶され、劣化判定手段21′を設けること により、新たに求めた前記エラーレートの分布が、 前記基準エラーレート記憶手段149に記憶する エラーレートの分布と比較されて劣化の程度が所 定のレベルを超えるか否かが判定される。

さらに、本発明の第2の形態の基本構成に加えて起動指令受信手段150を設けることにより、外部からの指令を受けて前記劣化判定手段150が起動される。

本発明の第3の形態においては、第1の識別手段1によって、第1の識別タイミング信号のタイミングにおいて、前記第1の識別基準レベルを用いて受信データのディジタルレベルが識別され、他方、複数の第2の識別手段2でにおいては、前記第1の識別基準レベルおよび第1の識別タイミング信号の位相を設定点に第2の識別タイミング信号の位相を設定されて、該第2の識別タイミング信号のタイミングにおいて、前記第2の識別基準レベルを用いて受信データのディジタルレベルが識別される。

前記第1の識別基準レベルは第1の識別基準レベル可変制御手段3によって可変制御され、前記第2の識別基準レベルは第2の識別基準レベル可

変制御手段4°によって前記第1の敵別基準レベルに応じて可変制御される。

前記第1の識別タイミング信号の位相は第1の 識別位相可変制御手段5によって可変制御され、 前記第2の職別タイミング信号の位相は第2の職 別位相可変制御手段6°によって、前記第1の職 別タイミング信号の位相に応じて可変制御される。

エラーレート分布検出手段 7 。においては、前記第 1 の識別手段 1 による識別結果と前記複数の第 2 の識別手段 2 。による識別結果との違いの発生率が、それぞれエラーレートとして求められ、最適識別点決定手段 3 1 。において、前記エラーレート分布検出手段 3 0 。の出力に基づいて、前記第 1 の識別基準レベルおよび第 1 の識別タイミング信号の位相の最適の組合せが求められる。

さらに、識別点最適制御手段32°によって、 前記第1の識別基準レベルおよび前記第1の識別 タイミング信号の位相が前記最適の組合せのレベ ルおよび位相にそれぞれ等しくなるように制御さ れる。 また、本発明の第3の形態の基本構成に加えて 起動指令受信手段12″を設けることにより、外 郎からの指令を受けて前記識別点最適制御手段3 2″が起動される。

さらに、本発明の第3の形態の基本構成に加えて識別基準初期値記憶手段147を設けることにより、前記第1の識別基準レベルおよび前記第1の識別タイミング信号の位相の初期値が記憶される

あるいは、本発明の第3の形態の基本構成に加えて受信信号レベル積分手段133を設けることにより、受信信号レベルの複分値が求められ、識別基準レベル初額で第1の識別基準レベルの初期では一次のでは一次の出力に表づいて前に第1の流別基準レベルが設定され、ラッチ手段124により、受信信号が前記第1の識別タイミング信号が前記第1の識別タイミング信号の位相に同期してラッチされ、位相差積分手段134により、初期設定時に、レベルが交番する信

•	*	•		
				·n
				,
			1120	
		•		
•••				

特間平4-54043 (13)

号を受信したときの前記ラッチ手段124の出力と該受信信号との位相差の平均値が求められ、初期位相制御手段によって、初期設定時に、前記位相差積分手段の出力電圧が、前記第2の識別タイミング信号の位相が1タイムスロットの中央にあるときの出力電圧に一致するように制御することにより、第1の識別タイミング信号の位相を1タイムスロットの中央に設定する値が求められる。

さらに、本発明の第3の形態の基本構成に加えて信号断判定手段を設けることにより、前記第1の識別基準レベルおよび前記第1の識別基準タイミング信号の位相から所定の範囲内にある設定点において検出された前記エラーレートが所定のレベルを超えるか否かが判定され、超えるときは信号断と判定される。

また、本発明の第3の形態の基本構成に加えて 基準エラーレート記憶手段149を設けることに より、所定の時刻に求めた前記エラーレートの分 布が記憶され、劣化判定手段148により、新た に求めた前記エラーレートの分布が、前記基準エ ラーレート記憶手段149に記憶するエラーレートの分布と比較されて劣化の程度が所定のレベルを超えるか否かが判定される。

さらに、本発明の第3の形態の基本構成に加えて起動指令受信手段150を設けることにより、外部からの指令を受けて前記劣化判定手段150が起動される。

[実施例]

(第1の実施例)

第4図は本発明の第1の実施例の構成を示す図である。

第4図において、40は受信等化回路、41は タイミング抽出回路、42、43、44、45、 46はD型フリップフロップ回路、47、48は エラー計数回路、49、50、53、54はEO R回路、51、52、55、56はカウンタ、5 7、58、59、60はディジクル/アナログ変 換器、61、63減算回路、62は職別レベル発 生回路、64は職別位相発生回路である。

識別レベル発生回路62は、それぞれのD型フ リップフロップ回路42~46における入力信号 が①か1かを判定するための参照レベルとしての 識別基準レベルを供給し、識別位相発生回路64 は、それぞれのD型フリップフロップ回路42~ 46におけるデータ入力のタイミング信号を発生 する。ここで、微別レベル発生回路62は、最適 と考えられる最適識別レベルと、該最適識別レベ ルより所定の電圧だけ高い識別レベル、および、 核最適識別レベルより所定の電圧だけ低い識別レ ベルを発生して、D型フリップフロップ回路42 には該高い識別レベルを、D型フリップフロップ 回路43には該低い識別レベルを、そして、その 他のD型フリップフロップ回路44~46には、 上記の最適識別レベルを供給する。また、識別位 相発生回路64は、最適と考えられる最適識別位 相と、該最適識別位相より所定の位相だけ遅れた 敵別位相、および、該最適識別位相より所定の位 相だけ進んだ識別位相を発生して、D型フリップ フロップ回路 4 4 には該進んだ識別位相を、D型

フリップフロップ回路 4 6 には該遅れた識別位相を、そして、その他の D型フリップフロップ回路 4 2 、 4 3 、および 4 5 には、上記の最適識別位相を供給する。

第5図は、上記のD型フリップフロップ回路42~46における識別レベルおよび識別位相、すなわち、識別点を示す図である。

					C+ 17
					en
					•
		**	×.,		
1.00					
			- 		
	. <u> </u>				
	•				

特開平4-54043 (14)

て受信データが厳別され、D型フリップフロップ 回路 4 4 および 4 6 においては、それぞれ、上記 の最適識別位相より進んだ識別レベルおよび遅れ た識別位相において、上記の最適レベルを用いて 受信データが厳別される。

 るときには1となる。各カウンタ51、52、5 5. 56は、対応するEOR回路49, 50, 5 3.54の出力が1となる回数を計数し、各カウ ンタのディジタル出力は、各カウンタの出力側に それぞれ設けられたディジタル/アナログ変換器 57~60によってアナログ信号に変換される。 滅算回路 6 1 はディジタル/アナログ変換器 5 7 の出力とディジタル/アナログ変換器 5 8 の出力 との差をアナログ演算し、減算回路63はディジ タル/アナログ変換器59の出力とディジタル/ アナログ変換器 60の出力との差をアナログ演算 する。識別レベル発生回路62は、減算回路61 の出力が正の量であるならば、その量に応じて自 らが出力する3つの識別レベルをそれぞれ低くす るように制御し、逆に、減算回路 6 1 の出力が負 の量であるならば、その量に応じて自らが出力す る3つの巤別レベルをそれぞれ高くするように制 御する。また、識別位相発生回路は、滅算回路 6 3の出力が正の量であるならば、その量に応じて 自らが出力する3つの識別位相(識別タイミング

一般に、識別レベル、あるいは、 識別位相が最 適の位相から離れれば離れる程識別の誤差は大き くなると考えられるので、第4図の構成によれば、 D型フリップフロップ回路46の顯別レベルおよ び識別位相は共に、常に最適になるように制御さ れる。なお、上記の識別レベルの制御と識別位相 の制御とが、それぞれ他方の制御の過程を妨害し ないように、これらの制御は、それぞれ、互いに タイミングをずらして行われる。

さらに、上記のエラー計数回路 4 7 および 4 8 において計数されたエラーレートが信号断におけるような異常な値となったときには、これを信号断として検出するために、エラー計数回路 4 7 および 4 8 において計数されたエラーレートが所定の値、例えば、1 0-3 を超える値となるか否かを

判定するために、カウンタ 5 1 、5 2 、5 5 、5 6 の出力を図示しない比較回路において 1 0 - 3 を 超える値となるか否かを判定し、超えるときは信号断を示すアラーム信号を発生するようにすることもできる。

(第2の実施例)

第6図は本発明の第2の実施例の構成を示す図である。

第6図において、70は位相可変回路、71,72は遅延回路、73,74,75,76,77はスライス・アンプ、78,79,80,81,82はD型フリップフロップ回路、83,84,85,86は誤り検出回路、87は識別レベル発生回路、88は識別位相制御回路である。

第6図の構成において、受信信号は、スライス・アンプ 73~77にそれぞれ並列に印加され、各スライス・アンプ 73~77は、該受信信号のレベルがそれぞれのスライス・アンプにおける基準レベルより高いか低いかに応じて1または0を出力する。D型フリップフロップ回路 78~82は、

					₹*
					¥1
		•			
				•	
	4				
			•		
		1.00			

特開平4-54043 (15)

核スライス・アンプ 7 3 ~ 7 7 の各々に対応して 設けられ、それぞれ、与えられたクロックのタイ ミングにおいて、対応するスライス・アンプの出 力をラッチする。

識別レベル発生回路87は、最適と考えられる 最適識別レベルと、該最適識別レベルより所定の 電圧だけ高い識別レベル、および、該最適識別レ ベルより所定の電圧だけ低い識別レベルを発生し て、スライス・アンプ 73には該高い識別レベル を、スライス・アンプ 77には該低い識別レベル を、そして、その他のスライス・アンプ 74~7 6には、上記の最適識別レベルを供給する。

職別位相制御回路88、位相可変回路70、遅延回路71および72は、前述の第4図の構成における職別位相発生回路64に対応するもので、位相可変回路70が出力する識別タイミング信号の位相は、その時点で最適と考えられる職別位相より所定の位相進んだ位相であり、該位相可変回路70の出力側に接続された遅延回路71の出力する識別タイミング信号の位相は、その時点で最

適と考えられる厳別位相、そして、が遅延回路? 1の出力側に接続された遅延回路72の出力する 識別タイミング信号の位相は、その時点で最適と 考えられる識別位相より所定の位相遅れた位相と なるように調整されている。そして、位相可変回 路70の出力は、D型フリップフロップ回路79 に、遅延回路72の出力は、D型フリップフロッ プ回路81に、そして、遅延回路71の出力は、 D型フリップフロップ回路78.80, および8 2に、それぞれ、磁別タイミング信号として供給 される。 こうして、スライス・アンプリ3およ びD型フリップフロップ回路 7 8 からなる識別回 路構成の出力は第5図の識別点P1に相当し、ス ライス・アンプ 7 4 および D型フリップフロップ 回路79からなる識別回路構成の出力は第5図の 識別点P2に相当し、スライス・アンプ 75およ びD型フリップフロップ回路 8 0 からなる巤別回 路構成の出力は第5図の敵別点P3に相当し、ス ライス・アンプ76およびD型フリップフロップ 回路81からなる顧別回路構成の出力は第5図の

職別点P4に相当し、スライス・アンプイイおよびD型フリップフロップ回路82からなる識別回路構成の出力は第5図の識別点P5に相当する。

誤り検出回路83~86は、それぞれ、D型フ リップフロップ回路78~82の出力側に設けら れ、前述の第4図の構成のEOR回路49.50. 53,54、あるいは、これらEOR回路とそれ ぞれ対応するカウンタとの組合せからなる構成に 対応するものである。すなわち、各額り検出回路 49,50,53,54の一方の入力端子には、 D型フリップフロップ回路82における識別結果 が印加され、他方の入力端子には、それぞれ対応 するD型フリップフロップ回路78~81の識別 結果が印加されている。こうして、各誤り検出回 路83~86の出力は、対応するD型フリップフ ロップ回路?8~81の出力とD型フリップフロ ップ回路82の出力とが異なるか否かによって、 それぞれ、対応する職別回路構成による職別結果 が誤りか否かを判定し、それぞれの誤り検出回路 内にカウンタを備える場合は、その計数を、カウ

ンタを備えない場合は、上記の誤りか否かの判定 結果をそのまま識別レベル発生回路 8 7 に供給する。識別レベル発生回路 8 7 の構成は、上記のからに、各誤り検出回路がカウンタを内蔵がかられるの第 4 図の構成のディジを換器 5 7, 5 8、減算回路 6 1、あるいは、カウンタ 5 1~5 2、ディジタルノンは、カウンタ 5 1~5 2、ディジタルノンは、カウンタ 5 1~5 2、ディジタルノンは、カウンタ 5 1~5 2、対算回路 6 1、およいが決器 5 7, 5 8、減算回路 6 1、およいが決器 5 7, 5 8、減算回路 6 1、およいが決器生回路 6 2 と等価な構成となる。なおいり第 6 図の職別レベル発生回路 8 7 および識別位相の路 8 8 の機能は、CPUによって実現することをきる。

このように、第6図の構成においても、前述の 第4図の構成におけると同様の機能が実現される。 また、第4図の構成におけると同様に、上記の職 別レベルの制御と職別位相の制御とは、それぞれ 他方の制御の過程を妨害しないように、それぞれ、 互いにタイミングをずらして行われる。

さらに、前述の第1の実施例におけると同様に、

•

特開平4-54043 (16)

上記のエラーレートが信号断におけるような異常な値となったときには、これを信号断として検出するために、エラーレートが所定の値、例えば、10⁻³を超える値となったか否かを図示しない比較回路において判定し、超えるときは信号断を示すアラーム信号を発生するようにすることもできる。

(第3の実施例)

第7図は本発明の第3の実施例の構成を示す図である。

第7図において、90は位相可変回路、91. 92は遅延回路、93.94.95.96.97. 98.99.100.101はスライス・アンプ、 102.103.104.105.106.10 7.108.109.110はD型フリップフロップ回路、111.112.113.114.1 15.116.117.118は誤り検出回路、 そして、119はCPUである。

第7図の構成において、個々のスライス・アンプ、D型フリップフロップ回路、および誤り検出

回路の基本的機能は、前述の第6図の構成におけ る個々のスライス・アンプ、D型フリップフロッ プ回路、および誤り検出回路の基本的機能と同様 であるが、第7図の構成においては、各スライス・ アンプにおける識別レベルは、CPU119にお ける演算により生成し、該CPU119から図示 しないアナログ/ディジタル変換器を介して各ス ライス・アンプに供給されている。また、職別位 相の発生のための構成も、第6図の識別位相制御 回路88の機能がCPU119によって実現され ていること以外は第6図の構成におけると同様で ある。こうして、第7図の構成においても、複数 のスライス・アンプ 9 3 ~ 1 0 1 に対して最適識 別レベルを中心とする3つの識別レベルが供給さ れ、複数のD型フリップフロップ回路102~1 10に対して最適識別位相を中心とする3つの緻 別位相を有する識別タイミング信号が供給される。

上記の3つの識別レベルのうち、最適と考えられる最適識別レベルはスライス・アンプ96~98に、該最適識別レベルより所定の電圧だけ高い

第8図は、上記のスライス・アンプ93~101、および、D型フリップフロップ回路102~110のそれぞれ、対応する組合せからなる識別回路における識別レベルおよび識別位相、すなわち、識別点を示す図である。

第8図において、スライス・アンプ93および D型フリップフロップ回路 102からなる識別回 路構成の出力は第8図の識別点P1′に相当し、 スライス・アンプ 9 4 および D 型フリップフロッ プ回路103からなる識別回路構成の出力は第8 |図の識別点P2′に相当し、スライス・アンプ 9 5およびD型フリップフロップ回路104からな る識別回路構成の出力は第8図の識別点P3′に 相当し、スライス・アンプ 9 6 およびD型フリッ プフロップ回路105からなる識別回路構成の出 力は第8図の識別点P4′に相当し、スライス・ アンプ 9 7 および D型フリップフロップ回路 1 0 6 からなる識別回路構成の出力は第8図の識別点 P5′に相当し、スライス・アンプ98およびD 型フリップフロップ回路107からなる識別回路 構成の出力は第8図の識別点P6′に相当し、ス ライス・アンプ 9 9 および D 型フリップフロップ 回路108からなる識別回路構成の出力は第8図 の識別点P7′に相当し、スライス・アンプ10 OおよびD型フリップフロップ回路 1 0 9 からな 特開平4-54043 (17)

る識別回路構成の出力は第8図の識別点P8′に相当し、スライス・アンプ101およびD型フリップフロップ回路110からなる識別回路構成の出力は第8図の識別点P9′に相当する。すなわち、スライス・アンプ97およびD型フリップフロップ回路106からなる構成においては、上記の最適識別レベルおよび最適識別位相において受信データが識別される。

誤り検出回路111~118は、それぞれ、D型フリップフロップ回路102~105、および、107~110の出力側に設けられ、それぞれ、対応するD型フリップ回路106の出力との上力と、D型フリップフロップ回路106の出力との下び19は、これらの誤り検出回路111~118におけるエラーレートを演算して、そのエラーレートに基づいて、上記の3つの識別レベルお13よび3つの識別は相を制御する。また、自立の第1まとで3つの識別におけると同様に、上記の識別レベルの制御と識別位相の制御とは、それぞれ他方

の制御の過程を妨害しないように、それぞれ、互 いにタイミングをずらして行われる。

第9図は、上記の第7図の構成において検出されるエラーレートの分布の1例を示すものである。本発明の第3の実施例においては、第8図に示されるように9個の識別点P1′. P2′, ・・・P9′を設けたことにより、第9図に示されるような非対称な形のエラーレート分布を有するアイパターンに対しても、要求されるエラーレートの範囲内で受信信号レベルおよび位相の変化に対して最もマージンの大きい識別点を最適識別点とするように、上記の9個の識別点におけるエラーレートよりCPU制御することができる。

例えば、第9図の9個の識別点P1′, P2′. ・・・P.9′におけるエラーレートをそれぞれE 1. E2. ・・・E9とするとき、

 $E 6 - E 4 = (-1/2) \times$

(E3-E1)-(E9-E7)

となるように制御することができる。

さらに、前述の第1および第2の実施例におけ

ると同様に、上記のエラーレートが信号断におけるような異常な値となったときには、これを信号断として検出するために、エラーレートが所定の値、例えば、10⁻³を超える値となったか否かを図示しない比較回路において判定し、超えるときは信号断を示すアラーム信号を発生するようにすることもできる。

(第4の実施例)

第10図は、本発明の第4の実施例の構成を示す図である。

第10図において、121.122は位相可変回路、123.124はD型フリップフロップ回路、125.126はアンプ、127はバッファ回路、128はEOR回路、129.135.136はディジタル/アナログ変換器、130はCPU、131はEEPROM、132はアナログ/ディジタル変換器、133.134はコンデンサである。

Dフリップフロップ回路123においては、等 化波形またはスライスアンプの出力をデータ入力 端子に受け、位相可変回路121から、その時点 で最適と考えられる最適位相の識別タイミング信 号をエッジトリガ入力端子に受け、さらに、CP U130からD/A変換回路135を介して、そ の時点で最適と考えられる最適識別レベルVini を受け、Q出力端子より識別結果を出力する。 D フリップフロップ回路124は、上記の最適識別 レベルおよび最適の位相に対して各々所定の相対 的位置に分布する複数の識別点に順に設定される 第2の識別レベルおよび第2の識別位相の識別タ イミング信号を、それぞれ受けて、これらの識別 点において上記の受信アータのディジタルレベル を識別する。上記の第2の職別レベルは、CPU 130よりD/A変換回路124を介してDフリ ップフロップ回路124に供給され、上記の第2 の陥別位相の識別タイミング信号は位相可変回路 122より供給される。位相可変回路121およ び122は、受信信号より受信クロッグを抽出す る図示しないタイミングアンプよりクロック信号 を受け、CPU130から、それぞれに供給され

特閒平4-54043 (18)

る制御電圧 V p1 および V p2 に応じた遅延を該クロック信号に与えて出力する。

CPU130は、上記の複数の識別点における Dフリップフロップ回路124の識別結果をDフ リップフロップ回路123における蹦別結果と比 較することにより、各識別点におけるエラーレー トを求め、エラーレートの分布を求める。

エラーレートの分布の求め方としては、第11 図に示されるように、初期状態において最適と考えられる最適識別点から螺旋上に回りの識別点のエラーレートを順に求めて行く方法、または、第12図に示されるように、識別レベルまたは識別位相の一方を固定して他方を走査するという操作を繰り返して識別レベルおよび識別位相を格子上に走査して各職別点のエラーレートを順に求めて行く方法等が考えられる。

また、エラーレートの分布を求める範囲として は、初期設定点から要求されるエラーレートの基 準を充たす範囲を求めて、その範囲の中央の点を 最適識別点とする方法、または、1 ビットの等化

この電圧はA/D変換回路132を介してCPU130に印加される。この電圧は、最適識別レベルの初期値としてDフリップフロップ回路123の参照電圧Viniとして供給される。

また、上記の交番する信号は、Dフリップフロ ップ回路124において、位相可変回路122が 出力する職別タイミング信号による遅延を受けて EOR回路128の入力端子の一方に印加され、 他方で、絃交番する信号は、アンプ125および パッファ回路127を介して核EOR回路128 の入力端子の他方に印加される。こうして、上記 の交番する信号に対するEOR回路128の出力 パルスのデューティ比は位相可変回路122の出 力の位相に応じて0%から100%まで変化する。 EOR回路128の出力は、一端をアースされた コンデンサ134を充電する。該コンデンサ13 4 の他端の電圧は上記のデューティ比に応じた電 圧となり、この電圧はA/D変換回路136を介 してCPU130に印加される。CPU130は、 初期設定状態においては、上記の電圧に応じて位

波形の位相およびレベルの範囲全体について(例えば、第13図に示されるように)エラーレートの分布を求めて、エラーレートの分布が収束して最もエラーレートが低くなる点を演算により推定して、この点を最適の識別点として求める方法等が考えられる。求められたエラーレート分布は、EEPROM131に記憶される。

第10図の構成において、アンプ125 および126、パッファ回路127、EOR回路128、コンデンサ133 および134、そして、A/D変換回路132からなる構成は、初期識別点の自動設定を行うためのものである。

回線立ち上げ時においては、外部よりCPU130に対してスタート/リセット信号を印加すると共に、交番する特定パターンの信号101010・・・を第10図の構成にデータとして与える。このデータ信号は、アンプ125および126を介して、一端をアースされたコンデンサ133を充電する。該コンデンサ133の他端の電圧は「1、レベルと"0、レベルとの平均電圧となり、

相可変回路 1 2 2 に供給する制御電圧 V,2 を制御する。この制御は、上記のデューティ比が 5 0 %になるように行われる。こうして、決定された制御電圧 V,2 は、最適識別位相の初期値を決定する制御電圧 V,1 として位相可変回路 1 2 1 に供給される

こうして、初期設定時に第10図の構成に対して交番するデータ信号を供給することにより、CPU130の制御によって最適識別レベルの初期値を等化波形振幅の中間の値に、そして、最適識別位相を1タイムスロットの中央に設定することができる。この設定値は、EEPROM131に記憶される。

また、 識別レベルおよび識別位相の所定のマージン (可変余裕) 内のエラーレートが所定の値を超えたときに、CPU130においてこれを信号断と判定するように設定することもできる。例えば、第14図に示されるように、 職別レベルのマージンが等化波形振幅の5%、 職別位相のマージンが1タイムスロットの3%の微小エリアを定義

	•		-		
,					
		1.			
,					
	7				

特閒平4-54043 (19)

してこの範囲内におけるエラーレートが 1 0⁻³を 超えたときに信号断と判定する。

(第5の実施例)

第15図は、本発明の第5の実施例の構成を示す図である。

第15図において、140はスライス・アンプ、141はタイミング抽出回路、144、145は D型フリップフロップ回路、146はCPU、1 42、143は位相可変回路、147はROMである。

第15図の構成においては、最適識別レベルおよび最適識別位相の初期設定値は、予めハードウェア的に調整してROM147に記憶しておく。 CPU130は、初期状態においては、スタート/リセット信号を受けるとROM147に記憶された最適識別レベルおよび最適識別位相をDフリップフロップ回路144に設定する。第15図のその他の構成および動作は前述の第10図の構成と同様である。

第17図は本発明の第6の実施例の手順の1例の概略を示す図である。

第17図において、ステップ161においては、 識別レベルおよび識別位相の初期設定値を読み込 み、ステップ 162 においてアイパターン (エラ -レートの分布) の分析を行って、そのデータを RAM149に配憶する。ステップ163におい ては、通常の受信動作を行い、その間所定の時間 毎にアイパターン (エラーレートの分布) を求め てRAM148に記憶したアイパターン (エラー レートの分布)と比較し(ステップ164)、受 信波形が劣化したかどうかを判定し、もし、劣化 していればステップ165にて、先に第4の実施 例において述べたような微小エリアにおける信号 断検出を行う。信号断でなければ、ステップ16 6においてRAM149をリセットするか否かを 判断して、リセットしない場合はステップ163 に戻り、リセットする場合はステップ162に戻 ってアイパターン (エラーレートの分布) の分析 および記憶を行う。

(第6の実施例)

第16図は、本発明の第6の実施例の構成を示す図である。

第16図において、140はスライス・アンプ、141はタイミング抽出回路、144、145は D型フリップフロップ回路、148はCPU、142、143は位相可変回路、149はRAMである。第16図のRAM149以外の構成および 動作は前述の第10図の構成と同様である。

第16図のRAM149には、例えば、回線立ち上げ時に求めたエラーレートの分布(例えば、第17図に示されるようなもの)を記憶しておく。そして、回線使用時間が所定の時間を経過したときに、再びエラーレートの分布(例えば、第18図に示されるようなもの)を求め、RAM149に配憶した回線立ち上げ時に求めたエラーレートの分布と比較して受信等化波形の劣化状態を監視する。例えば、要求されるエラーレートを充たす範囲が立ち上げ時の1/2となったときに回線状態の異常と判定する。

(第7の実施例)

第20図は、本発明の第7の実施例の構成を示す図である。

第20図において、140はスライス・アンプ、141はタイミング抽出回路、144.145は D型フリップフロップ回路、150はCPU、142.143は位相可変回路、151は外部制御 回路である。

第19図の構成は、例えば、海底等の、直接アクセスできない場所に設置された伝送装置にお値別していままび識別していままび識別しています。 一日 150に対して「はいかけん」の 150に対して「はいかけん」の 150に対して、 150に対しに、 150に対しに、 150に対して、 150に対して、 150に対しに、 150に対して、 150に対し、 150に対して、 150に対して、

特開平4-54043 (20)

に対して転送する。

あるいは、上記のエラーレートの分布の側定は、 周期的に行って第19図には図示しないメモリに 記憶しておき、外部制御回路151からCPU1 50に対して「データ要求」のコマンドがきたと きに外部制御回路151に対して転送するように することができる。 また、前述の最適レベルお よび最適位相の制御の動作は、外部制御回路15 1から「制御スタート」のコマンドを与えたとき にのみ行うようにすることができる。

〔発明の効果〕

前述のような本発明の様々の形態および実施例によれば、識別レベルの最適レベルだけでなく識別位相の最適位相をも同時に検出することを可能にし、

さらに、識別回路の識別レベルおよび識別位相 を、検出された最適の識別レベルおよび識別位相 に等しくなるように自動的に調整することを可能 にし、

さらに、最適識別レベルおよび最適識別位相の 初期設定を外部からの制御によって行わせること を可能にするものである。

4. 図面の簡単な説明

第1図は本発明の第1の形態の基本構成図、

第2図は本発明の第2の形態の基本構成図、

第3図は本発明の第3の形態の基本構成図、

第4図は本発明の第1の実施例の構成図、

第5図は本発明の第1および第2の実施例における職別点を示す図、

第6図は本発明の第2の実施例の構成図、

第7図は本発明の第3の実施例の構成図、

第8図は本発明の第3の実施例における識別点 を示す図、

第9図は本発明の第3の実施例において検出される誤差分布の1例を示す図、

第10図は本発明の第4の実施例の構成図、

第11図は本発明の第4の実施例におけるアイ パターンの分析手順の1例を示す図、

第12図は本発明の第4の実施例におけるアイ

さらに、受信等化波形のアイパターンを分析することにより最適の識別レベルおよび識別位相を 求める受信データ識別回路を提供することを可能 に1...

さらに、受信等化波形のアイパターンの偏りに 応じた最適の識別レベルおよび識別位相を求める ことを可能にし、

さらに、受信等化波形のアイパターンを分析することにより最適の識別レベルおよび識別位相を 求めることを可能にし、

さらに、比較的小規模の回路構成によって、様々なモードによるアイパターンの分析処理を可能にすることを可能にし、

さらに、受信信号断を検出することを可能にし、 さらに、受信等化波形の劣化を検出することを 可能にし、

さらに、外部からの操作、特に、遺隔地からの 操作により、最適識別レベルおよび最適識別位相 の制御、アイパターンの監視等を行うことを可能 にし、

パターンの分析手順の1例を示す図、

第13図はアイパターンの分析結果の1例を示す図。

第14図は信号断判定のための微小エリアを示す図、

第15図は本発明の第5の実施例の構成図、

第16図は本発明の第6の実施例の構成図、

第17図は回線立ち上げ時におけるアイパターンの1例を示す図、

第18図は使用中に変化したアイパターンの1例を示す図、そして、

第19図は本発明の第6の実施例の手順の概略 を示す図である。

第20図は本発明の第7の実施例の構成図である。

(符号の説明)

第1の識別手段、 2…第2の識別手段、

3…第1の識別基準レベル可変手段、

4…第2の識別基準レベル可変制御手段、

5…第1の識別位相可変制御手段、

e e

特開平4-54043 (21)

- 6 … 第 2 の識別位相可変制御手段、
- 7…エラーレート側定手段、
- 8 … 最適識別基準レベル決定手段、
- 9 … 最適識別位相決定手段、
- 10…識別基準レベル最適制御手段、
- 11… 識別位相最適制御手段、
- 2′…第2の識別手段、
- 4′…第2の.識別基準レベル可変制御手段、
- 6′ …第2の識別位相可変制御手段、
- 7′…エラーレート測定手段、
- 30…エラーレート分布検出手段、
- 3 1 … 最適識別点決定手段、
- 32… 識別点最適制御手段、
- 2 " … 第 2 の 顧別手段、
- 4 " … 第 2 の 別基準レベル可変制御手段、
- 6 " … 第 2 の 職別位相可変制御手段、
- 7 …エラーレート測定手段、
- 30″…エラーレート分布検出手段、
- 3 1 " … 最適識別点決定手段、
- 32 " … 識別点最適制御手段、

- 40…受信等化回路、
- 41…タイミング抽出回路、
- 42, 43, 44, 45, 46…D型フリップ フロップ回路、
- 47, 48…エラー計数回路、
- 49,50,53,54…EOR回路、
- 51. 52. 55. 56…カウンタ、
- 57, 58, 59, 60…ディジタル/アナロ グ変換器、
- 61,63…減算回路、
- 62…職別レベル発生回路、

 - 70…位相可変回路、 71, 72…遅延回路、
 - 73, 74, 75, 76, 77 ... スライス・ア
 - ンプ、
 - 78, 79, 80, 81, 82…D型フリップ フロップ回路、
 - 83.84.85.86…誤り検出回路、
 - 87… 識別レベル発生回路、
 - 88…職別位相制御回路、
- 90…位相可変回路、 91, 92…遅延回路、
- 93, 94, 95, 96, 97, 98, 99,
- 100,101…スライス・アンプ、
- 102.103.104.105.106.1
- 07.108.109.110…D型フリップ フロップ回路、
- 111, 112, 113, 114, 115, 11
- 6. 117. 118…誤り検出回路、
- 119 ... CPU.
- 121,122…位相可変回路、
- 123.124…D型フリップフロップ回路、
- 125.126…アンプ、
- 1 2 7 ··· パッファ回路、 1 2 8 ··· EOR回路、
- 129,135…ディジタル/アナログ変換器、
- 130 --- CPU, 131 --- EEPROM,
- 132.136…アナログ/ディジタル変換器、
- 133.134...コンデンサ、
- 140 ... スライス・アンプ、
- 141…タイミング抽出回路、
- 1 4 4 , 1 4 5 ··· D型フリップフロップ回路、

- 146, 148, 150 ··· CPU,
- 1 4 2 . 1 4 3 … 位相可変回路、
- 147 ··· ROM, 149 ··· RAM,
- 151…外部制御回路。

特許出願人

富士通株式会社

特許出願代理人

弁理士 青 木 良

弁理士 石 田 敬


弁理士 平 岩 賢 三

弁理士 山 口 昭 之


弁理士 西 山 雅 也

•					Α	
						,
						8
		*				

特間平4-54043 (22)





本発明の第1の形態の基本構成を示す図 第 1 **図**



本発明の第2の形態の基本構成を示す図 第 2 図


特閒平4-54043 (23)






本発明の第1の実施例の構成を示す図 第4図


特開平4-54043 (24)



本発明の第1および第2の実施例における 識別点を示す図

第 5 図







本発明の第2の実施例の構成を示す図 第6図

				9
				16.
			•	
	+ 1			
*				
*				


特開平4-54043 (25)






本発明の第4の実施例の構成を示す図 第10 図


特開平4-54043 (26)




本発明の第4の実施例における アイバターン分析手順の一例を示す図 第11 図




ティバターンの分析結果の一例を示す図 第 13 **図**



本発明の第4の実施例における アイバターン分析手順の一例を示す図 第12**辺**




信号断判定のための微小エリアを示す図 第 14 図




本発明の第5の実施例の構成を示す図 第15 回

特丽平4-54043 (27)




本発明の第6の実施例の構成を示す図 第 16 図



					-,1
*:					
				•	
	÷				

特閒平4-54043 (28)



本発明の第7の実施例の博成を示す図 第20図

第1頁	夏の制	たき						
個発	明	者	島		道	和	神奈川県川崎市中原区上小田中1015番地	富士通株式会社
							内	
個発	明	者	八	子		宏	神奈川県川崎市中原区上小田中1015番地	富士通株式会社
							内	
個発	明	者	津	田	高	至	神奈川県川崎市中原区上小田中1015番地	富士通株式会社
_							内	
@発	明	者	長	久 保	憩	功	神奈川県川崎市中原区上小田中1015番地	富士通株式会社
		-					内	